Sign in
|
English
|
Terms of Use
Dictionary
Forum
Contacts
Russian
⇄
Chinese
English
French
German
Norwegian Bokmål
Polish
Terms
containing
логический элемент И НЕ
|
all forms
|
in specified order only
Subject
Russian
English
el.
логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ
Reed-Müller logic
el.
логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ
Reed-Muller logic
(
ssn
)
IT
логические элементы И-НЕ
и ИЛИ-НЕ
NOR gates and NAND gates
(
ssn
)
Makarov.
логический элемент И НЕ
nonconjunction gate
Makarov.
логический элемент И НЕ
if-A-then-NOT-B gate
Makarov.
логический элемент И НЕ
alternative denial gate
Makarov.
логический элемент И НЕ
AND-NOT gate
el.
логический элемент И НЕ
NOT-AND gate
el.
логический элемент И НЕ
negative AND-gate
el.
логический элемент И НЕ
NAND gate
Makarov.
логический элемент И НЕ
AND-INVERT gate
Makarov.
логический элемент И НЕ
dispersion gate
el.
логический элемент И-ИЛИ-НЕ
AND-OR-NOT inverter
el.
логический элемент И-ИЛИ-НЕ
AND-OR-NOT invert gate
Makarov.
логический элемент И-ИЛИ-НЕ
AND-OR inverter
Makarov.
логический элемент И-НЕ
positive NAND gate
el.
логический элемент И-НЕ
negative and gate
el.
логический элемент И-НЕ
not-and gate
el.
логический элемент И-НЕ
nand gate
telecom.
логический элемент И-НЕ
nand element
Makarov.
логический элемент И-НЕ
Sheffer stroke gate
microel.
логический элемент И-НЕ
AND-NOT gate
Makarov.
логический элемент И-НЕ
NAND circuit
comp.
логический элемент И-НЕ
except gate
microel.
логический элемент и-не
-или
and-nor gate
Makarov.
логический элемент НЕ ИЛИ И
AND-OR-INVERT gate
microel.
логический элемент не-и
nand gate
microel.
логический элемент не-и
nand element
microel.
логический элемент не-и-не-или
nand-nor element
el.
не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе
not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input
(см.
'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield
2004
)
Get short URL